
第 5 章　中央处理器


5.3 数据通路的功能和基本结构

1.【P223】某计算机的数据通路结构如下图所示, 写出实现 ADD R1, (R2) 的微操作序列 (取指令及指令执行的过程, 包括 PC 自增的过程)。




2.【P223】设 CPU 内部结构如下图所示, 此外还设有 B、C、D、E、H、L 六个寄存器 (图中未画出) 它们各自的输入端和输出端都与内部总线相通, 并分别受控制信号控制 (如 Bin 受寄存器 B 的输入控制; Bout 受寄存器 B 的输出控制), 假设 ALU 的结果直接送入寄存器 Z。要求从取指令开始, 写出完成下列指令的微操作序列及所需的控制信号。【微信公众号: 研七七】


```
ADD  B, C              (B) + (C) → B
SUB  ACC, H            (ACC) - (H) → ACC
```



3.【P224】设有如下图所示的单总线结构, 分析指令 ADD (R0), R1【即实现 ((R0)) + (R1) → (R0)】的指令流程和控制信号。




4.【P224】下图是一个简化的 CPU 与主存连接结构示意图 (图中省略了所有的多路选择器)。其中有一个累加寄存器 (ACC)、一个状态数据寄存器和其他 4 个寄存器: 存储器地址寄存器 (MAR)、存储器数据寄存器 (MDR)、程序寄存器 (PC) 和指令寄存器 (IR), 各部件及其之间的连线表示数据通路, 箭头表示信息传递方向。请回答下列问题:



(1) 写出图中 a、b、c、d 四个寄存器的名称。
(2) 简述图中取指令的数据通路。
(3) 简述数据在运算器和主存之间进行存/取访问的数据通路 (假设地址已在 MAR 中)。
(4) 简述完成指令 LDA X 的数据通路【X 为主存地址, LDA 的功能为 (X) → ACC】
(5) 简述完成指令 ADD Y 的数据通路【Y 为主存地址, ADD 的功能为 (ACC) + (Y) → ACC】
(6) 简述完成指令 STA Z 的数据通路【Z 为主存地址, STA 的功能为 (ACC) → Z】

5.【P225】某机主要功能部件如下图所示, 其中 M 为主存, MDR 为主存数据寄存器, MAR 为主存地址寄存器, IR 为指令寄存器, PC 为程序计数器 (并假设当前指令地址在 PC 中), R0 ~ R3 为通用寄存器, C、D 为暂存器。



(1) 请补充各部件之间的主要连接线 (总线自己画), 并注明数据流动方向。

(2) 画出“ADD (R1), (R2) +”指令周期流程图, 该指令的含义是进行求和运算, 源操作数地址在 R1 中, 目标操作数寻址方式为自增型寄存器间接寻址方式 (先取地址后加 1), 并将相加结果写回 R2 寄存器。


6.【P225】已知单总线计算机结构如下图所示, 其中 M 为主存, XR 为变址寄存器, EAR 为有效地址寄存器, LATCH 为暂存器。假设指令地址已存在于 PC 中, 请给出 ADD X, D 指令周期信息流程和相应的控制信号。说明:

微信公众号【研七七】


(1) ADD X, D 指令字中, X 为变址寄存器 XR, D 为形式地址, 指令的功能是将变址寻址得到的操作数和 ACC 中的操作数相加, 结果送回 ACC。

(2) 寄存器的输入/输出均采用控制信号控制, 如 PC_i 表示 PC 的输入控制信号, MDR_o 表示 MDR 的输出控制信号。

(3) 凡需要经过总线的传送, 都需要注明, 如 (PC) → MAR, 相应的控制信号为 PC_o 和 MAR_i。




7.【P226】【2009 统考真题】某计算机字长 16 位, 采用 16 位定长指令字结构, 部分数据通路结构如下图所示。图中所有控制信号为 1 时表示有效, 为 0 时表示无效。例如, 控制信号 MDRinE 为 1 表示允许数据从 DB 打入 MDR, MDRin 为 1 表示允许数据从总线打入 MDR。假设 MAR 的输出一直处于使能状态。加法指令“ADD (R1), R0”的功能为 (R0) + ((R1)) → (R1), 即将 R0 中的数据与 R1 的内容所指主存单元的数据相加, 并将结果送入 R1 的内容所指主存单元中保存。



下表给出了上述指令取指和译码阶段每个节拍 (时钟周期) 的功能和有效控制信号, 请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功能	有效控制信号
C1	MAR ← (PC)	PCout, MARin
C2	MDR ← M(MAR) PC ← (PC) + 1	MemR, MDRinE PC+1
C3	IR ← (MDR)	MDRout, IRin
C4	指令译码	无

8.【P227】【2015 统考真题】某 16 位计算机的主存按字节编码, 存取单位为 16 位; 采用 16 位定长指令字格式; CPU 采用单总线结构, 主要部分如下图所示。图中 R0 ~ R3 为通用寄存器; T 为暂存器; SR 为移位寄存器, 可实现直送 (mov)、左移一位 (left) 和右移一位 (right) 三种操作, 控制信号为 SRop, SR 的输出由信号 SRout 控制; ALU 可实现直送 A(mova)、A 加 B(add)、A 减 B(sub)、A 与 B(and)、A 或 B(or)、非 A(not)、A 加 1(inc) 七种操作, 控制信号为 ALUop。回答下列问题:



(1) 图中哪些寄存器是程序员可见的? 为何要设置暂存器 T ?

(2) 控制信号 ALUop 和 SRop 的位数至少各是多少?


(3) 控制信号 SRout 所控制部件的名称或作用是什么?

(4) 端点 ① ~ ⑨ 中, 哪些端点须连接到控制部件的输出端?


(5) 为完善单总线数据通路, 需要在端点 ① ~ ⑨ 中相应的端点之间添加必要的连线。写出连线的起点和终点, 以正确表示数据的流动方向。

(6) 为什么二路选择器 MUX 的一个输入端是 2 ?

9.【P227】【2015 统考真题】上一题中描述的计算机, 某部分指令执行过程的控制信号如下所示。



该机指令格式如下图所示, 支持寄存器直接和寄存器间接两种寻址方式, 寻址方式位分别为 0 和 1, 通用寄存器 R0 ~ R3 的编号分别为 0, 1, 2 和 3。回答下列问题:【微信公众号: 研七七】



(1) 该机的指令系统最多可定义多少条指令?


(2) 假定 inc、shl 和 sub 指令的操作码分别为 01H、02H 和 03H, 则以下指令对应的机器代码各是什么?

```
inc R1 ; (R1) + 1 → R1
shl R2, R1 ; (R1) << 1 → R2
sub R3, (R1), R2 ; ((R1)) - (R2) → R3
```

(3) 假设寄存器 X 的输入和输出控制信号分别为 Xin 和 Xout, 其值为 1 表示有效, 为 0 表示无效 (如 PCout = 1 表示 PC 内容送总线); 存储器控制信号为 MEMop, 用于控制存储器的读 (read) 和写 (write) 操作。写出本题第一幅图中标号 ① ~ ⑧ 处的控制信号或控制信号的取值。

(4) 指令“sub R1, R3, (R2)”和“inc R1”的执行阶段至少各需要多少个时钟周期?

10.【P227】【2022 统考真题】某 CPU 中部分数据通路如下图所示, 其中, GPRs 为通用寄存器组; FR 为标志寄存器, 用于存放 ALU 产生的标志信息; 带箭头虚线表示控制信号, 如控制信号 Read、Write 分别表示主存读、主存写, MDRin 表示内部总线上的数据写入 MDR, MDRout 表示 MDR 的内容送给内部总线。



(1) 设 ALU 的输入端 A、B 及输出端 F 的最高位分别为 A_{15}、B_{15} 及 F_{15}, FR 中的符号标志和溢出标志分别为 SF 和 OF, 则 SF 的逻辑表达式是什么? A 加 B、A 减 B 时 OF 的逻辑表达式分别是什么? 要求逻辑表达式的输入变量为 A_{15}、B_{15} 及 F_{15}。

(2) 为什么要设置暂存器 Y 和 Z ?

(3) 若 GPRs 的输入端 rs、rd 分别为所读、写的通用寄存器的编号, 则 GPRs 中最多有多少个通用寄存器? rs 和 rd 来自图中的哪个寄存器? 已知 GPRs 内部有一个地址译码器和一个多路选择器, rd 应连接地址译码器还是多路选择器?

(4) 取指令阶段 (不考虑 PC 增量操作) 的控制信号序列是什么? 若从发出主存读指令到主存读出数据并传送到 MDR 共需 5 个时钟周期, 则取指令阶段至少需要几个时钟周期?

(5) 图中控制信号由什么部件产生? 图中哪些寄存器的输出信号会连到该部件的输入端?